Язык описания аппаратуры Verilog HDL

Verilog HDL (Hardware Description Language) - это язык описания аппаратуры.

Он используется для проектирования, моделирования, верификации цифровых микросхем (смотри Википедию).

На нашем сайте мы уделяем довольно много внимания этому языку - он довольно прост в освоении, позволяет довольно быстро понять основные принципы разработки микросхем.

Чтобы Вы могли быстрее освоить его мы подготовили несколько уроков по языку Verilog: 1 , 2 , 3 , 4 , 5 .

Или можно выкачать их все сразу в виде PDF файла: icon Введение в Verilog (462.03 Кбайт)

Отдельная тема, тем не менее связанныая с Verilog - это симуляция проектов. Мы рекомендуем для функциональной симуляции проектов простое и эффективное средство Icarus Verilog + GtkWave.

Мы рассказываем, как использовать эти инструменты.

Чтобы читателям было проще понять, как язык программирования Verilog может описывать цифровые схемы мы готовим ряд статей, которые показывают соответствие языковой конструкции и соответствующего графического представления схемы.

Мы называем этот раздел сайта "Verilog в картинках":

Заголовок материала Хиты
1 Мультиплексор 4763
2 Триггер 3604
3 Выделение момента изменения сигналов. 3680
4 Счетчики. 5102
5 Декодер 1479
6 Дешифратор 3215
7 Демультиплексор 2115
8 Синхронизатор сигнала для CDC на Verilog 651
9 Преобразование кода Грея в двоичное число 497
10 Счетчик в коде Грея 426

GitHub YouTube Twitter

Подписка RSS

marsohod.org - лента

Последние комментарии: