|
Verilog HDL (Hardware Description Language) - это язык описания аппаратуры. Он используется для проектирования, моделирования, верификации цифровых микросхем (смотри Википедию). На нашем сайте мы уделяем довольно много внимания этому языку - он довольно прост в освоении, позволяет довольно быстро понять основные принципы разработки микросхем. Чтобы Вы могли быстрее освоить его мы подготовили несколько уроков по языку Verilog: 1 , 2 , 3 , 4 , 5 . Или можно выкачать их все сразу в виде PDF файла: Отдельная тема, тем не менее связанныая с Verilog - это симуляция проектов. Мы рекомендуем для функциональной симуляции проектов простое и эффективное средство Icarus Verilog + GtkWave. Мы рассказываем, как использовать эти инструменты. Чтобы читателям было проще понять, как язык программирования Verilog может описывать цифровые схемы мы готовим ряд статей, которые показывают соответствие языковой конструкции и соответствующего графического представления схемы. Мы называем этот раздел сайта "Verilog в картинках": |
|